Equipos de investigación de Intel revelaron el sábado un trabajo que, según la compañía, ayudará a seguir acelerando y reduciendo los chips informáticos durante los próximos diez años, con varias tecnologías destinadas a apilar partes de chips en uno encima del otro.

El Grupo de Investigación de Intel presentó el trabajo en documentos en una conferencia internacional que se lleva a cabo en San Francisco. La compañía de Silicon Valley está trabajando para recuperar el liderazgo en la fabricación de los chips más pequeños y rápidos que ha perdido en los últimos años frente a rivales como Taiwan Semiconductor Manufacturing Co   y Samsung Electronics Co Ltd  .

 Si bien el CEO de Intel, Pat Gelsinger, ha presentado planes comerciales destinados a recuperar ese liderazgo para 2025, el trabajo de investigación presentado el sábado da una idea de cómo Intel planea competir más allá de ese año.

Una de las formas en que Intel está empaquetando más potencia de cómputo en chips al apilar “mosaicos” o “chiplets” en tres dimensiones en lugar de hacer chips como una sola pieza de dos dimensiones.

Intel  podría permitir 10 veces más conexiones entre mosaicos apilados, lo que significa que los mosaicos más complejos se pueden apilar uno encima del otro.

Pero quizás el mayor avance mostrado el sábado fue un trabajo de investigación que demuestra una forma de apilar transistores, pequeños interruptores que forman los bloques de chips de construcción más básicos al representar los 1 y 0 de la lógica digital, uno encima del otro.

Intel cree que la tecnología producirá un aumento del 30% al 50% en la cantidad de transistores que puede empaquetar en un área determinada de un chip. Aumentar la cantidad de transistores es la razón principal por la que los chips se han vuelto más rápidos durante los últimos 50 años.

“Al apilar los dispositivos directamente uno encima del otro, claramente estamos ahorrando área”,  en una entrevista Paul Fischer, director e ingeniero principal senior del Grupo de Investigación de Componentes de Intel. “Estamos reduciendo la longitud de las interconexiones y realmente ahorrando energía, haciendo que esto no solo sea más rentable, sino que también tenga un mejor rendimiento”.